在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
12
返回列表 发新帖
楼主: ai520520

请教:如何提高SpectreVerilog的混合仿真速度

[复制链接]
发表于 2011-11-11 17:54:09 | 显示全部楼层
问题是他的32M和32K的相差巨大。如果两者都是模拟电路里用的,速度快不了。这个就有点像RF仿真里面的包络仿真了(一个频率很高的载波搭载一个频率很低的信号)。RF有工具解决这个问题。
发表于 2012-11-14 14:07:30 | 显示全部楼层
需要在.cshrc中包含ldv文件。
发表于 2012-11-14 14:22:21 | 显示全部楼层
我想学,教我吧
发表于 2012-11-14 22:44:43 | 显示全部楼层
是的, 频率差太大, 尝试把高频部分放到数字里面去仿真. 从工具上, 可以考虑用AMS-APS. APS是并行的spectre, 速度会提升很多.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 00:36 , Processed in 0.015536 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表