高薪寻IC验证工程师！急！

xhui

比较NB

arsenal_he

但是，感觉做Verification得都会呀

feiying_cq

原帖由 cst0000 于 2007-10-25 09:36 发表

                               
登录/注册后可看大图

高级IC设计工程师/验证工程师
1.        CS/EE硕士学位，2年以上IC相关工作经验；或CS/EE学位，4
年以上相关工作经验；
2.        熟悉IC设计流程，可熟练EDA工具（Synopsys、Cadence、
3.        Mentor）等；
4.        熟悉Verilog/VHD ...

大家应该从招聘需求上 看到自己未来应努力的方向   

liuyunwujia

发现自己有那么一两个选项沾边而已,惭愧撒

darylz

这要求还高？

clarkkevin

本人硕士毕业
参加过synopsys的全流程培训：包括
Design compiler、Primetime、DFT compiler、Power Compiler、PrimePower、
Nanosim、VCS、StarRC-XT、Astor、Verilog Coding Styles for RTL Synthesis、
Verification Flow and Methodology 、SoC Verification Flow and Platform、
Advanced Chip Synthesis、IC Implementation Flow Introduction 、systemVerilog tesbench，VMM等等

使用过的软件有
1、VCS、DC、PT、Astro、Questasim、Modelsim
2、做过FPGA验证
3、熟悉SystemVerilog  SVA OVL VMM OVM constrain base Verification and Random Base verification and Assertion base verification

4、能熟练使用tcl python perl  unix shell编程
5、精通matlab simulink 建模
目前在公司独立做一个项目，从系统设计报告到逻辑设计，直至FPGA。
以上均属实情。不过就是有一点，我现在不能离开我们公司。

zjfu99

这些都是工具呀！ 具体是什么方向的。

rick_jlc

这个...........，什么都能做了。早就是有人无市了。

ikkiyuu

今天是长见识了