请教高手verilog-A是什么语言?

piao · 发表于 2007-11-5 13:41:01

我觉得有点像hspice的macro，不过更易集成在spectreVerilog中作仿真

wfcawy · 发表于 2007-11-30 08:22:55

,wo ye z ai xue xi zhong

aquickcat · 发表于 2008-1-9 11:13:55

我也正在找，好像资料不是很多。

savagegarden · 发表于 2008-3-24 22:47:45

模拟电路也要用这个？

giant528 · 发表于 2008-5-4 13:12:51

大多数是用来进行行为仿真的

lance6 · 发表于 2008-7-29 22:28:37

verilog-a的資料真的是不好找!

wxwttf · 发表于 2010-8-25 10:16:28

资料少很有用

read_ljr · 发表于 2010-8-25 16:39:43

在cadence的安装目录下，有相应的手册，对于使用cadence进行电路设计,这种语言的是需要了解的

deng1205 · 发表于 2011-8-25 22:13:35

找资料，少啊，

deng1205 · 发表于 2011-8-26 13:38:54

特别少中文资料

站长推荐 /2