在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fjlihh

DDR(双速率)SDRAM控制器参考设计verilog代码

[复制链接]
发表于 2015-3-7 17:11:48 | 显示全部楼层
好资料!支持一下
发表于 2015-7-7 21:25:15 | 显示全部楼层
回复 1# fjlihh


    thanks
发表于 2015-7-8 14:46:24 | 显示全部楼层
谢谢楼主分享!
发表于 2015-9-7 11:22:36 | 显示全部楼层
这么好的东西,拿来看看
发表于 2015-9-7 11:43:38 | 显示全部楼层
感谢分享
发表于 2015-9-7 20:47:25 | 显示全部楼层
谢谢!!
发表于 2016-9-11 20:22:33 | 显示全部楼层
谢谢分享
发表于 2016-9-12 09:14:59 | 显示全部楼层
谢谢分享
发表于 2016-9-13 20:33:52 | 显示全部楼层
谢谢分享
发表于 2017-7-28 22:56:03 | 显示全部楼层
感謝分享~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 21:46 , Processed in 0.021025 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表