fifo写满时，产生的数据应放哪？

Lydia_yy

数据产生模块：实时产生数据

如果fifo写满时，数据产生模块产生的数据怎么办？应该放哪啊？需要写个RAM吗？

fifo中的数据是循环存储的吗？即是不是某个地址的数据被读出后，这个地址就变空了，可以继续向里写数据那？

Lydia_yy

知情人  赶紧给支招啊 Please

ddxx

有几种可能，需要根据需求配置。

Lydia_yy

能不能具体说一下；
当fifo中某个地址的数据被读出后，那么这个地址是不是可以再次被写入？？

fenzaiqi

建议先理解一下fifo的功能和设计/实现.
fifo的主要目的一般来讲有两个: 数据速率的适配; 时钟的适配.
fifo的容量有有限的, 而且一般来讲都比较小, 容量大的那是缓存/队列, 虽然缓存/队列也可以做成"先进先出"的形式, 但主要目的已经是缓存数据了.
fifo会输出full标志给写端口, empty标志给读端口, 前面的数据产生模块在full信号置位后就应该停止数据发送, 否则fifo会溢出, 数据会丢失, 如果不做这样的处理, 那你认为fifo的容量应该做几GB或TB才能绝对不溢出呢?
外面的模块不需要关心fifo内部的读写地址, 只需要根据full/empty进行正常的写/读操作就行, fifo内部要维护读写地址, 是循环往复的, 数据读出后, 这个地址单位就会被释放, 就可以再写一个新的数据进去了, 但还没有释放的地址单位不能被覆盖. 但fifo有多种设计, 有的fifo的读地址还能回退, 比如MAC half-duplex的重传.

Lydia_yy

本工程的fifo的目的————数据速率的速配
目前做的工程 数据产生模块是实时产生数据的，如果停止 数据就会丢失。
那么我的设计中，数据产生模块是不是应该一个RAM？？

windzjy

应该根据实际的需要来设计fifo的深度吧

fx1944

长见识了！谢谢各位了

jackson1209

看一下 ，瞧一下！

九鼎

你可以使用双时钟，可以控制数据量，保证不被溢出。