Xilinx 多路并行加法器实现

happsky · 发表于 2018-9-15 09:40:46

您需要登录才可以下载或查看，没有账号？注册

x

各位好！我刚刚接触FPGA，想咨询一些问题，我想是实现一个 Y=x1+x2+x3+x4...+x499+x500
500个数相加
想问一下，这个在Xilinx怎么实现，要求是延时尽可能少，有什么什么方法可以实现。谢谢大牛！麻烦说详细一点。

higoogle · 发表于 2018-10-13 00:08:48

如果要求仅仅是“延时尽可能少”，那使用fpga就是找对了
首先确定你的时钟快慢，决定你一个加法器有多少个输入，然后多加法器并行

心态不好的boy · 发表于 2020-10-18 01:20:38

有人吗

[讨论] Xilinx 多路并行加法器实现