PLL中的锁定检测电路

两口盐汽水 · 发表于 2018-9-11 20:38:34

您需要登录才可以下载或查看，没有账号？注册

×

请问有没有大佬设计过PLL中的锁定检测电路，我找到的结构在频率100MHz时的误差会有好几度。有没有什么好的结构可以让它在100M甚至更高的频率下判断准确？谢谢大家了！

toctory · 发表于 2018-9-12 00:45:30

回复 1# 两口盐汽水

用参考时钟和分频时钟互相采样一下，就可以判断锁定与否了

lynker · 发表于 2018-9-12 09:29:00

可以将PFD的up，dn输出进行组合逻辑处理生成一个与相位误差相关的PWM信号，这个问题就转化成检测一个PWM信号的最小脉宽的问题。

账号		自动登录	找回密码
密码			注册

[求助] PLL中的锁定检测电路