在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: edafolks

Cadence PLL Verification Workshop

[复制链接]
发表于 2022-5-8 23:58:32 | 显示全部楼层
Thanks for sharing
发表于 2022-7-5 09:51:33 | 显示全部楼层
谢谢分享
发表于 2022-8-1 15:54:18 | 显示全部楼层
多谢分享
发表于 2022-8-6 21:51:38 | 显示全部楼层
谢谢分享!
发表于 2022-8-13 19:07:18 | 显示全部楼层
I looked for this thing very long and i have found it at last, thank you.
发表于 2022-8-14 18:45:11 | 显示全部楼层
谢谢分享!
发表于 2022-8-26 17:40:28 | 显示全部楼层
请教一下各位大佬,图片中这个PLL的噪声模型,在拟合VCO的噪声时,为什么在ON_VCO这里乘了一个2*6.28*50e6/S 02f09ad90af144b9c2180bc324551ce.jpg
发表于 2022-8-29 14:48:41 | 显示全部楼层
楼主:
   
        您好,请教个问题,请问为什么仿真时不同的噪声源加到PLL系统里,要乘一个系数(图中红色矩形框里),而且每个系数还不一样,直接加上不就可以吗?期待您的回复,谢谢(PDF文件第9页的图)


image.png
image.png
发表于 2022-8-30 09:28:43 | 显示全部楼层
lpf和VCO的噪声模型上为什么会有系数?同样没有搞清楚,请求答案
发表于 2022-8-30 22:54:04 | 显示全部楼层
谢谢你的分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 17:28 , Processed in 0.021875 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表