知名AI通用加速芯片公司招聘多！个！职！位！有意者速速与我联系

姗时颖

你不会后悔你的选择，因为听过我的介绍，你就会知道，这是在国内做AI芯片的不二选择。
简历请投递到hunter_shellyxu@outlook.com, 心急者请直接加微信15620908335.
【招聘职位（JD见文末）】

数字芯片设计验证 资深工程师/经理（成都）
数字芯片设计 资深工程师/经理（成都）

数字芯片设计 资深工程师（成都）PCIe方向
DFT设计 资深工程师
芯片集成 资深工程师（成都）

---

公司由五位清华校友创立，有十几年英伟达，苹果，Marvell, Intel等硅谷公司工作经验的他们，在累积了不少专利之后，终于蓄势待发，实现自己更大价值的同时也为中国的半导体行业做出他们的贡献，他们选择了天府之都-成都作为他们据点。

他们要用他们的成果强势dis英伟达的GPU，你如果选择他们的队伍，你不仅会认识行业内顶尖的人才，也有机会学习更多更超前的知识，同时你将会是这场成功盛宴的参与者而不是旁观者，你也将在未来成为中国半导体行业更加炙手可得的人才。

A轮融资上千万美金，有国家集成电路产业投资基金背景，有集团化IDM公司全力支持，项目占尽天时地利人和。

更多资料请在投递过简历后，听我娓娓向你道来！

---

数字芯片设计验证 资深工程师/经理（成都）
【岗位职责】
1、带领团队研究产品功能和相关协议标准，制定验证目标，计划，覆盖率和流程
2、创建和维护芯片功能验证环境，集成多种验证方法和工具
3、在模块，芯片和系统等级别，对芯片功能进行仿真验证，回归和性能建模
4、与设计工程师紧密合作，查找设计缺陷
5、协助测试工程师，完成芯片测试工作
6、协助设计工程师和软件工程师进行FPGA平台验证调试
7、协助芯片的bring-up
8、撰写验证报告
【任职资格】
1、电子或计算机等相关专业硕士以上学位
2、具有5年以上相关工作经验，具有3年以上设计验证经验
3、精通芯片仿真和验证工具及方法，熟悉FPGA验证流程
4、精通verilog，SystemVerilog，高级编程语言如C/C++，和脚本编程
5、熟悉计算机体系结构

数字芯片设计 资深工程师/经理（成都）
【岗位职责】
1、带领团队针对处理器核心流水线和相关逻辑执行RTL设计
2、对设计进行优化，以满足时序、功耗、性能等指标
3、与系统和软件工程师团队合作定义高级架构
4、参与下一代高性能处理器内核的微体系结构定义
5、协助设计验证，FPGA功能验证，综合，功耗降低，时序收敛和平面布置
【任职资格】
1、电子或计算机等相关专业硕士以上学位
2、具有3年以上高性能微处理器设计和微体系结构经验
3、具有5年以上的Verilog RTL开发经验，精通cpu，SOC或asic设计工具
4、具备从设计到产品流片到芯片调试的开发经验
5、具备以下基本专业知识：
- 处理器架构，逻辑设计，高速数据总线
- 高速电路的RTL设计技术，省电技术
- 物理设计和验证方法
- 了解P&R以及时序收敛概念
6、具备以下一项或多项技能和经验者优先：
- 有x86或arm架构（ISA）的经验，有高速数据总线设计经验
- 熟悉综合流程和静态时序分析
- 微处理器设计测试（DFT）
- 时钟，复位，加电顺序和电源管理经验者优先
7、熟练Perl，Shell或TCL编程

数字芯片设计 资深工程师（成都）
【岗位职责】
1、带领团队针对处理器核心流水线和相关逻辑执行RTL设计
2、对设计进行优化，以满足时序、功耗、性能等指标
3、与系统和软件工程师团队合作定义高级架构
4、参与下一代高性能处理器内核的微体系结构定义
5、协助设计验证，FPGA功能验证，综合，功耗降低，时序收敛和平面布置
【任职资格】
1、电子或计算机等相关专业硕士以上学位
2、具有3年以上高性能微处理器设计和微体系结构经验
3、具有5年以上的Verilog RTL开发经验，精通CPU，SOC或ASIC设计工具
4、具备从设计到产品流片到芯片调试的开发经验
5、有PCIe集成设计经验
6、具备以下基本专业知识：
- 处理器架构，逻辑设计，高速数据总线
- 高速电路的RTL设计技术，省电技术
- 物理设计和验证方法
- 了解P&R以及时序收敛概念
7、具备以下一项或多项技能和经验者优先：
- 有x86或ARM架构（ISA）的经验，有高速数据总线设计经验
- 熟悉综合流程和静态时序分析
- 微处理器设计测试（DFT）
- 时钟，复位，加电顺序和电源管理经验者优先
8、熟练Perl，Shell或TCL编程

DFT设计 资深工程师（成都）
【岗位职责】
1、从RTL到网表的DFT实施（scan，compression和MBIST），formality验证
2、与前后端设计师协作，制定测试方式，提供时序约束
3、与生产工程师合作，开发高质量的ATE测试向量，满足测试覆盖率和产品质量要求
4、DFT验证（包括发布布局和布线时序仿真）。
5、DFT和模拟/宏观IP测试实施
【任职资格】
1、电子或计算机等相关专业硕士学位
2、5年以上DFT设计经验，熟悉DFT相关工具和流程
3、熟悉逻辑设计时序，布线，布局和时钟分析
4、了解Verilog／System Verilog，脚本等编程
5、熟悉ATE测试环境和流程，测试向量生成

芯片集成 资深工程师（成都）
【岗位职责】
1、内部和外部IP集成，总线架构设计，clock/reset structure 设计，config registers规划
2、floorplan规划，I/O排布和功能定义和复用，协助后端布局布线，时序收敛
3、整体DFT测试架构设计，模块DFT集成
【任职资格】
1、电子或计算机等相关专业硕士以上学位
2、5年以上ASIC whole chip设计流程经验
3、详细了解ASIC设计流程，FE和设计验证，集成，脚本和网表生成
4、SOC IP集成和RTL设计，实现高性能，低功耗和小面积
5、熟悉DFT和后端相关的方法和工具
6、熟悉PCIE和DDR4集成者优先