为什么Core区的Gate不能直接和电源和地相连

gxd12 · 发表于 2018-7-31 15:03:07

您需要登录才可以下载或查看，没有账号？注册

x

如题，为什么Core区的Gate不能直接和电源和地相连？求大神回答

lianaissmec · 发表于 2018-7-31 15:32:57

可靠性方面的考虑，在静电放电情况下，有可能会造成栅氧化层击穿，所以，当gate需要连接到电源或者地上时，使用tieh 或 tiel单元连接

gxd12 · 发表于 2018-7-31 16:04:44

回复 2# lianaissmec

谢谢~静电放电指的是电源或者地中的电荷吗？

存在感 · 发表于 2018-7-31 17:10:34

回复 1# gxd12

根据你们电路里面实际情况，并不是就空口说core 里面的gate 不直接接电源或地。如果gate 所接的信号（点位）并没有超过器件本身的最大承受范围，不管在正常工作或测试情况下还是在特殊情况下都没有。为什么不可以？
如果按你说那芯片里面的mos cap 都不用做了。

2hen · 发表于 2018-7-31 17:13:45

出于可靠性问题的考虑，冬天应该都有体会静电是什么吧。。。

蚊子咬后 · 发表于 2018-7-31 23:12:05

Core期间一般都是LV mos，gate的栅氧非常薄，且面积非常小，非常容易被击穿，风险较高。一般用作电容的mos是HV mos，gate面积很大，风险小。

存在感 · 发表于 2018-8-1 17:19:54

回复 6# 蚊子咬后

如果你们项目的core 是LV 那么除开IO 和Powmos外你们用的HV 器件到底属于什么部分？？

[求助] 为什么Core区的Gate不能直接和电源和地相连