请教大项目的filelist管理

zsftm · 发表于 2018-7-20 11:02:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现需管理较大芯片的rtl数据，由于顶层下的一级子模块都很大，已分配给对应设计组内部管理。
希望使用各小组提供的filelist，能独立完整的包含一级子模块的所有rtl。
同时，希望顶层总的filelist能够简单地使用“-f 各一级子模块filelist”的方式包含本芯片所有的rtl。

但由于有公共基础模块的存在，这样做，在读入顶层filelist时会出现模块重复定义的问题。

求教各位E友，有什么好的实践。

xiaojia102003 · 发表于 2018-7-23 17:06:12

比较简单的方法就是在各个子系统的filelist里面加入宏定义，ifndef COMMON_MODULE 就加入公共模块，否则不要读入。在大顶层的filelist里面 define COMMON_MODULE，同时读入所有的公共模块。
其他的可以在仿真时用脚本删除重复的文件，生成大顶层的filelist。

14425324 · 发表于 2018-8-14 13:09:52

如果公共模块的RTL是公共管理的话，即使多次读入也不会造成问题，如果RTL是各个子模块分别管理的话，无法确保rTL的一致性，最好当作不同的模块来处理，就是模块名上加一个前缀或者后缀就可以了

rosshardware · 发表于 2018-8-21 14:59:12

公共模块，放在单独的公共目录，然后单独给以filelist，这样，每个模块单独仿真或者综合就自己的module_rtl.f + public_rtl.f 后续IT， ST也都用同一个public_rtl.f，这样也就不涉及重复编译的问题了

rosshardware · 发表于 2018-8-21 15:00:04

不然就是学些软件思维，每个模块前面，加一个ifndef xxxx, def xxxx，这样保证每次只编译一次

[求助] 请教大项目的filelist管理

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2