设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请问轨对轨的迟滞比较器用什么架构比较好 ...

发新帖

查看: 2400|回复: 1

[求助] 请问轨对轨的迟滞比较器用什么架构比较好

发表于 2018-7-18 17:27:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

想做一个输入范围0-VDD的一个迟滞比较器，请问各位大虾有什么推荐的结构吗？谢谢
目前使用两个迟滞比较器分开来的，不过，输入范围临界的点比较难控制，请问有什么推荐的架构吗？
谢谢

回复

发表于 2018-7-19 14:00:50 | 显示全部楼层

轨对轨输入的OP，采用外部电阻分压迟滞

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 16:51 , Processed in 0.013781 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表