设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请问轨对轨的迟滞比较器用什么 架构比较好 ...
返回列表 发新帖
查看: 2358|回复: 1

[求助] 请问轨对轨的迟滞比较器用什么 架构比较好

[复制链接]
小蝌蚪
发表于 2018-7-18 17:27:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
想做一个输入范围0-VDD的一个迟滞比较器 ，请问 各位大虾有什么 推荐的 结构吗？谢谢
目前使用 两个迟滞比较器分开来的，不过，输入范围 临界的 点  比较难控制 ，请问 有什么推荐的 架构吗 ？
谢谢
回复

举报

tang66521
发表于 2018-7-19 14:00:50 | 显示全部楼层
轨对轨输入的OP，采用外部电阻分压迟滞
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:49 , Processed in 0.017915 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表