设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC讨论区 › siliconsmart提取.lib问题

发新帖

查看: 2445|回复: 4

[求助] siliconsmart提取.lib问题

发表于 2018-7-14 14:48:12 | 显示全部楼层 |阅读模式

10资产

simulation capload0_delay_A_hl_Y_hl_ACQ_1.sif for cell DLY1_X1_A7TR_55 failed
not in sweep mode(11) in 'finesim_embedded' 有见过的吗？求问怎么解决？

回复

发表于 2019-1-31 12:00:40 | 显示全部楼层

dasd asdqd

EETOP创芯人才网职位发布入口

回复

发表于 2019-1-31 12:03:02 | 显示全部楼层

asdqw asdqw

回复

发表于 2019-1-31 12:04:18 | 显示全部楼层

asdq sdqwad

EETOP创芯人才网职位发布入口

回复

发表于 2019-3-22 13:01:41 | 显示全部楼层

确定有finesim_embedded吗？你这是跑的官方例程吧？可以把configure.tcl里的仿真器换成你有的软件来做

EETOP创芯人才网简历投递入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-31 17:22 , Processed in 0.018512 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表