请教：uvm如何验证lcd控制器

851018986

lcd控制器的参考模型里面应该是什么，模块输出都是时序信号，怎么将lcd控制器的参考模型和lcd控制器进行对比？还是直接接上lcd模块测试

gavin9520

参考模型应该和out_monitor发送给scb的数据结构（主要是对比部分）保持一致，这样才能在scb中进行对比。
按照你说的，需要在rm中实现类似lcd的输出，然后out_monitor中收集并处理lcd的输出，最后将这两者在sdb中进行compare就可以了。

851018986

回复 2# gavin9520


   你好，这种时序性的不是算法类的模块，是不是我直接用assertion直接判断时序出来的先后顺序以及时序信号之间的宽度就可以，而不用再弄个参考模型这么麻烦，然后直接接控制模块进行测试，只要测试其功能完备性就可以达到测试要求，这样的思路对吗还有就是是不是只有算法这类的模块验证才有必要建立参考模型

gavin9520

回复 3# 851018986


    你这种想法对于非常简单的模块而不要求做出产品的来说也是可以的，但是作为验证人员来说，严谨的测试步骤和过程还是需要的，对于今后复杂的验证工作以及可重用性来说都非常方便。rm看起来比较麻烦是很多都是对设计原理没有完全弄清楚，如果弄清楚了rm就只是coding的问题了。

851018986

回复 4# gavin9520

好的，谢谢，那这种建模我就是只需要比对没拍的传输数据对不对就可以了吗

someleo32

There can be another problem, outputs may be voltages like com and seg to get a matrix kind of output. So may need a verilog model to convert this voltage to a digital value, may be a 2bit out. Then write Assertion to check the data integrity. Creating a timing accurate model is always difficult. May be some interrupt /status check also needed.

Tristone1217

这种时序问题貌似不好解决啊

851018986

回复 7# Tristone1217


   恩，想请教一下解决的方法和思想