关于集成电路中的偏置问题

wtao_1994 · 发表于 2018-6-28 10:26:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

关于集成电路中的偏置问题：如果设计的运放需要电容耦合，这样就要给输入端一个合理的偏置，为了保证输入阻抗足够大（这里要大于1G），这样偏置就得需要一个很大的电阻。我用关断的mos管做伪电阻，但是出现的问题是，两个偏置端出现10mV左右的电压差值，且很长时间都不能达到相等。请问各位有什么好的加偏置的方法吗？

tang66521 · 发表于 2018-6-28 11:11:52

能说下为什么需要电容耦合吗

wtao_1994 · 发表于 2018-6-28 14:19:24

回复 2# tang66521

因为使用的是斩波放大器，电容反馈的

ericking0 · 发表于 2018-6-28 23:41:25

猜测开关电容，看看低功耗的电容模式共模反馈；
但是这种东西用在共模这种非信号路径还好，用在信号路径我觉得总是有点不靠谱；
不过可以想想怎么用开关电容方法来解决；

wtao_1994 · 发表于 2018-6-29 08:26:56

回复 4# ericking0

谢谢回复，我也试图采用开关电容，目前没有想到怎么使开关电容不影响信号的情况下稳定工作点

122013137 · 发表于 2018-6-29 09:39:40

偏置就得需要一个很大的电阻

peso_h · 发表于 2018-7-2 17:30:28

回复 1# wtao_1994

不清楚应用但感觉chop的amplifier，DC点开关电容是可以搞定的另外 1Gohm用OFF的mos管，靠谱吗 mos管换成带宽很小的buffer怎么样是不是也可以

wtao_1994 · 发表于 2018-7-2 19:38:01

回复 7# peso_h

电路是用于超低频的心电信号检测，buffer几乎搞不定。关于off的mos，我也觉得不靠谱，但看到论文中大部分采用此结构，目前的问题就是偏置稳定时间很长，如果受到斩波干扰，很有可能稳定不了（工作点偏离）。关于开关电容，因为信号是超低频的（0.6~150Hz），感觉不影响信号的情况下也很难搞定。请问您有什么建议

showmaker · 发表于 2023-4-17 15:48:28

请问一下，伪电阻我最近也在试着仿真，发现上电时间真的很长，vdd上电时间要到100~200ms，不然放大器的工作点没法稳定，想问有没有技术来改善这个问题呢？

sir_hui · 发表于 2023-4-17 16:57:56

上电过程中，加大电流；稳定后，减小。我记得18年有篇JSSC，脑电的

[求助] 关于集成电路中的偏置问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1