TSMC的低压版图

powerboy711 · 发表于 2018-6-22 10:32:27

TSMC的低压5v的

drc报错

MOS管，调用PDK产生一个器件，然后就跑这一个器件的DRC报错。
所以问题是，如果芯片最高压是5v，那么怎么能不做隔离又不违反规则呢？是DRC的设置问题，还是这个工艺必须做隔离的器件，感觉很不合理啊，请做过这个工艺的高手指教下，谢谢。

0jessica0 · 发表于 2018-6-22 10:32:28

查一下DRC check中的switch： subtoGround.
如果Sub not to Ground 就会查NBL.R.1。
如果sub to Ground，NBL.R.1不查。
是否需要查NBL.R.1主要看是否需要LV isolation。当给定LV电路的P阱与P衬底的P阱不同时，或者当噪声隔离对给定的LV电路至关重要时，需要LV isolation。

firewolf223 · 发表于 2018-6-22 15:05:14

看起来像DRC设置的问题
看下DRC开头的开关是不是设置对了

powerboy711 · 发表于 2018-6-22 16:34:33

回复 2# firewolf223

谢谢回复！poly高阻也有这个问题，调用poly高阻的pdk，然后drc，报错。
lviso{each lv device region must bu surrounded by pw/hvpw and p+ iso ring.}这个也很奇怪啊，poly电阻外围做环仅仅是减少衬底干扰及偏置，poly电阻下方有OXIDE隔着，所有这个环应该是有比较好，没有也无所谓的啊，为啥会有这么一条DRC rule呢？

0jessica0 · 发表于 2018-12-14 13:35:49

查一下DRC check中的switch： subtoGround.
如果Sub not to Ground 就会查NBL.R.1。
如果sub to Ground，NBL.R.1不查。
是否需要查NBL.R.1主要看是否需要LV isolation。当给定LV电路的P阱与P衬底的P阱不同时，或者当噪声隔离对给定的LV电路至关重要时，需要LV isolation。

fumes · 发表于 2019-12-23 16:01:52

我也遇到这个问题，和你的一模一样，请问最后怎么解决的呢？

fumes · 发表于 2019-12-23 16:30:41

0jessica0 发表于 2018-12-14 13:35
查一下DRC check中的switch： subtoGround.
如果Sub not to Ground 就会查NBL.R.1。
如果sub to Ground，N ...

问题是芯片整体既有需要LV隔离的，又有不需要隔离的，那DRC怎么设置？

IC从业者 · 发表于 2019-12-24 17:58:50

你用的应该是非隔离器件，可以选带环的隔离器件试一下

WXEK狂 · 发表于 2020-3-6 11:37:55

NBL R.1这个问题，如果你选则的高压管都放在隔离岛里，并且衬底接的没问题，那么应该可以忽略；否则的话，LV管是要放到NBL中隔离来满足NBL.R.1规则

@@@12 · 发表于 2020-3-6 14:52:12

本帖最后由 @@@12 于 2020-3-6 14:54 编辑

多话了

[求助] TSMC的低压版图

最佳答案

站长推荐 /2