调用高阻poly 的pdk，然后drc报错。

powerboy711 · 发表于 2018-6-19 14:10:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 powerboy711 于 2018-6-20 14:57 编辑

高阻poly

TSMC工艺，我调用高阻poly 的pdk，生成的版图，但是drc的时候报错，请问有做相同工艺的么？
1.NBL{lv device must be isolated by NBL combine with HVNW}
2.LVISO{each lvs device region must be surrounded by pw/hvpw and P+iso ring
3.电压是5V的，怎么加环呢？

7OD · 发表于 2018-6-20 08:45:49

按照报错的提示修改呢

powerboy711 · 发表于 2018-6-20 09:00:10

回复 2# 7OD
谢谢回复！首先是不确定怎么加报错所说的环，而且我试着加了两种环后还是报错。所以想请有做过这个工艺版图的工程师，帮着弄个样子参考下。

7OD · 发表于 2018-6-20 09:07:07

带NBL的HVNW和P隔离环。帮你顶，等待大佬解答

110006 · 发表于 2018-6-21 15:48:28

1.NBL{lv device must be isolated by NBL combine with HVNW}
2.LVISO{each lvs device region must be surrounded by pw/hvpw and P+iso ring

首先POLY-RES 放在NBL 上面， NBL 周围需要HVNW+NW+NIMP构成的N-iso ring
然后再NBL 外面围一圈Pwell+PIMP 的p-iso ring.

powerboy711 · 发表于 2018-6-22 10:23:25

回复 5# 110006

谢谢回复！我试试。昨天发现不单是高阻poly，5v普通的MOS，直接调用PDK，然后跑DRC的时候也报这个错误，那么5v的mos都要做成隔离的么？TSMC的这个工艺是不是要求所有低压管都要用隔离的呢？

110006 · 发表于 2018-6-25 15:29:31

回复 6# powerboy711

对的，所有的低压器件都必须做在NBL 隔离里面。

飞啊飞2 · 发表于 2018-6-26 09:06:41

建议楼主看一下desrule 里相关的剖面图应该会比较清晰

我爱吃桃子 · 发表于 2023-10-17 15:26:27

能问问楼主这个问题解决了吗，我现在也遇到了一样的问题不知道怎么解决

小小cmos · 发表于 2024-4-15 19:36:19

请问楼主问题解决了么

[求助] 调用高阻poly 的pdk，然后drc报错。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2