设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE 1800-2017 - IEEE Standard for SystemVerilog

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

楼主: dahuwei_

[资料] IEEE 1800-2017 - IEEE Standard for SystemVerilog

发表于 2022-2-21 15:47:27 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2022-5-24 10:19:53 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-8-10 13:36:25 | 显示全部楼层

kankan

回复支持反对

发表于 2022-8-31 10:37:46 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-9-21 21:20:53 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-17 16:45:32 | 显示全部楼层

标准都收集一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-17 17:42:31 | 显示全部楼层

SV标准，值得学习和参考

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-25 14:13:39 | 显示全部楼层

这版是最新的标准吗

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-6-28 16:35:18 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-7-4 09:34:02 | 显示全部楼层

谢谢分享，看标准

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 14:53 , Processed in 0.026035 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表