设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Systems Design Using Verilog

1 2 345 / 5 页下一页

发新帖

楼主: 1504546680

[资料] Digital Systems Design Using Verilog

发表于 2019-11-12 16:55:04 | 显示全部楼层

感谢楼主！！！

回复支持反对

发表于 2019-12-17 15:00:30 | 显示全部楼层

bu cuo, bu cuo

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-6-3 20:42:19 | 显示全部楼层

Thanks

回复支持反对

发表于 2020-6-4 11:37:34 | 显示全部楼层

好东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-6-4 11:38:42 | 显示全部楼层

谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-7-15 10:44:12 | 显示全部楼层

good book.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-9-10 09:58:11 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-9-10 22:53:00 | 显示全部楼层

感谢分享~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-9-19 06:11:09 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-16 12:46:13 | 显示全部楼层

Digital Systems Design Using Verilog
by
Charles H. Roth, Jr., Lizy Kurian John,
and Byeong Kil Lee
补充一下作者名字

回复支持 1 反对 0

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:55 , Processed in 0.031352 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表