在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: IYU

[求助] 请求解答关于反向提取电路的问题

[复制链接]
发表于 2018-5-23 10:13:43 | 显示全部楼层
提取nmos管
发表于 2018-5-23 10:39:00 | 显示全部楼层
mos电容,看染色层有自对准痕迹,功能是ggnmos做的esd
发表于 2018-5-23 20:57:29 | 显示全部楼层
隔离NMOS.png 1805212250c269b30ca88546e7.png 1805212250c2bc025a476b10f6.png 回复 1# IYU
发表于 2018-5-23 23:53:55 | 显示全部楼层
这应该是防止latch up的double或者trible ring的第二圈ring吧
发表于 2018-5-25 09:32:48 | 显示全部楼层
回复 6# brightchuchu

就算是pip 电容,也只是在中间交叠的区域才会在染色层有痕迹,也就是中间介质区域有痕迹,出头区域绝对不会有痕迹的,针对这个问题而言,绝对只是ring
发表于 2018-5-26 10:44:42 | 显示全部楼层
有提过电路版图的么?不是照片的那种,可以请教几个问题么
发表于 2018-6-21 23:16:49 | 显示全部楼层
pmos做了双层guardring,好像是这样
发表于 2020-8-18 18:32:35 | 显示全部楼层
13楼高手
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:44 , Processed in 0.020877 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表