在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3953|回复: 9

[资料] Verilog低通滤波器设计

[复制链接]
发表于 2018-5-18 16:38:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用Verilog设计的低通滤波器,并且完成 FIR.tar.gz (4.08 MB, 下载次数: 158 ) Modesim仿真和FPGA综合。
发表于 2018-5-18 20:57:27 | 显示全部楼层
thanks!!!
发表于 2018-5-19 08:54:02 | 显示全部楼层
非常感謝~~~~
 楼主| 发表于 2018-5-19 10:06:33 | 显示全部楼层
为什么我发帖,其他几个附件压缩包,老是上传失败
发表于 2019-5-25 21:26:06 | 显示全部楼层
非常感谢!!
发表于 2019-6-13 22:22:49 | 显示全部楼层
谢谢,我下了!
发表于 2020-8-20 12:44:58 | 显示全部楼层
下来看看
发表于 2020-8-20 13:56:00 | 显示全部楼层
have a look
发表于 2022-12-16 21:09:32 | 显示全部楼层
学习
发表于 2023-2-14 16:31:44 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:03 , Processed in 0.023511 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表