在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 47237|回复: 3

求助verilog的朋友

[复制链接]
发表于 2007-8-28 14:28:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
阻塞性负值和 非阻塞性
在设计中给怎么用?
 楼主| 发表于 2007-8-28 14:29:25 | 显示全部楼层
我是个 新手,在自学hdl,请高手指点,
谢谢
发表于 2007-8-28 18:09:34 | 显示全部楼层
看看这篇文档

Verilog中的阻塞性赋值(中文).zip

145.48 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-8-29 09:05:20 | 显示全部楼层
个人感觉,学习Verilog不能太生硬的用语法,灵活点,主要看你怎么用,一般时序电路用非阻塞语句,逻辑电路用阻塞语句。具体应用中要记得灵活,理解它们两者的区别,这样你编程起来就轻松了,一定要理解它们的真正意义。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 14:05 , Processed in 0.032772 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表