设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用VHDL语言在CPLDFPGA上实现浮点运算(论文) ...
返回列表 发新帖
查看: 2530|回复: 9

用VHDL语言在CPLDFPGA上实现浮点运算(论文)

[复制链接]
mq07825
发表于 2007-8-28 13:44:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
用VHDL语言在CPLDFPGA上实现浮点运算
论文

用VHDL语言在CPLDFPGA上实现浮点运算.rar

25 KB, 下载次数: 42 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

andy116090
发表于 2008-4-23 21:53:51 | 显示全部楼层
看看啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

justinus
发表于 2008-8-19 05:41:03 | 显示全部楼层
太好了，下来看看，正在编这方面的。。。
回复 支持 反对

举报

justinus
发表于 2008-8-19 05:44:14 | 显示全部楼层
caj是什么格式啊？怎么看啊。。。
回复 支持 反对

举报

sherryshao
发表于 2008-11-3 14:21:30 | 显示全部楼层
thanks!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

200728015127036
发表于 2008-11-5 21:05:08 | 显示全部楼层
用FPGA做浮点很难啊····
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zbzxj0118
发表于 2011-5-6 12:45:51 | 显示全部楼层
希望有用
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fxty
发表于 2011-11-24 14:28:06 | 显示全部楼层
下载 看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yunyang818
发表于 2012-2-3 12:34:41 | 显示全部楼层
好东西。谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

shuxu0514v
发表于 2012-2-3 23:38:07 | 显示全部楼层
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 22:08 , Processed in 0.020911 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表