请教斑竹关于数据采集卡设计的疑惑

rafi

    看到斑竹大人设计的数据采集卡，很是钦佩。恰好我也在
做关于DAQ的毕设，有几个问题想请教斑竹。
    我设计的DAQ是基于PXI总线的，最高采样频率为200Msps，卡上的
存储单元原来为静态ram，考虑到容量和价格，想换成动态ram来实现。

    按照Altera公司的sdram controller白皮书用FPGA做了一个sdram控制器。
设计中遇到了一些问题，想请教斑竹（^_^，希望不是商业机密）
1）在向sdram中写入数据时，你们采用的是什么方式写入的呢？
   猝发写入？全页模式写入？
2）sdram控制器要求输入的数据应该是不连续的（由于预充电及刷新操作）
   而A/D传过来的数据是连续的，怎么解决这个问题呢？（加fifo吗？）
3）你们设计的采集卡的最高采样率为400Msps，而动态ram的最快存储周期
   为133MHz，时序上怎么匹配呢？（数据分流吗？）
写的很繁琐，谢谢斑竹耐心看完。^_^，这个论坛不错。

jackzhang

1.我采用猝发写入一次猝发为8，没有采用全页模式写入
2.采用fifo，但是sdram实际速率一定要快于a/d采集速率。（我设计时sdram的理论最大速率为：100M x 8 = 800MBYTE,A/D速率为400MBYTE/S
3. AA/D速率为400MBYTE/S,但sdram(DIMM内存条）的理论最大速率为：100M x 8 = 800MBYTE,SDRAM速度足够

rafi

多谢斑竹，
^_^，3Q

rafi

斑竹，你好，这是我画的以sdram为存储单元的数据采集示意图
^_^，请帮我看一下有没有什么错误哦。
（由于PXI机箱空间有限，没有用DIMM内存条，用4片HY57V641620HGT构成存储单元）
还有几个问题想请教一下斑竹：
1）Altera公司的CPLD中内嵌EAB单元支不支持数据位为64位的fifo？
2）每次换行操作执行预充电命令时要把数据存入fifo中，
   那么，预充电操作的次数多了后，fifo中的数据不会溢出了吗？
3）由于向sdram中写入数据时相隔的时间很短，
   那么，是不是在执行写入操作时没有必要执行刷新操作呢？
谢谢。

rafi

^_^，看不太清呀，
请斑竹将图片另存为....，
然后用画图程序打开。