设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经典的异步FIFO源代码和设计说明（verilog描述） ...

1 ... 27 28 29 303132 33 34 35 ... 48 / 48 页下一页

发新帖

楼主: yfzhang52

经典的异步FIFO源代码和设计说明（verilog描述）

发表于 2011-5-17 08:48:20 | 显示全部楼层

这个资料对我很有帮助，不错~

回复支持反对

发表于 2011-5-20 11:31:05 | 显示全部楼层

看看，不知道怎么样，先看看再说

回复支持反对

发表于 2011-5-24 21:13:45 | 显示全部楼层

找了很久

回复支持反对

发表于 2011-5-25 00:09:05 | 显示全部楼层

呵呵，下来看看先！

回复支持反对

发表于 2011-5-26 13:40:38 | 显示全部楼层

看看。。。。thanks

EETOP创芯人才网简历投递入口

回复支持反对

我冇有名字

发表于 2011-5-26 14:15:31 | 显示全部楼层

Thanks for sharing!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-26 14:55:58 | 显示全部楼层

thanks a lot!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-31 22:23:14 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-6-1 09:45:10 | 显示全部楼层

恩，好资料，学习了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-1 09:59:04 | 显示全部楼层

谢谢分享~

回复支持反对

1 ... 27 28 29 303132 33 34 35 ... 48 / 48 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:28 , Processed in 0.022393 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表