楼主: lotus_ee
|
精通Verilog HDL:IC设计核心技术实例详解 |
发表于 2008-4-14 10:57:05
|
显示全部楼层
这么多part,不够钱了,郁闷。
| ||
发表于 2008-4-21 03:50:37
|
显示全部楼层
| ||
发表于 2008-4-21 03:58:38
|
显示全部楼层
| ||
发表于 2008-4-21 04:01:55
|
显示全部楼层
| ||