设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解
1 ...111213141516171819... 73下一页
返回列表 发新帖
楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

[复制链接]
fsmczgc001
发表于 2007-12-16 21:55:46 | 显示全部楼层
大哥，这也太狠了吧，不是都可以传4M多的附件吗？
再说，这么大，是不是扫描的啊，那就很模糊了啊
回复 支持 反对

举报

agressive
发表于 2007-12-17 19:08:22 | 显示全部楼层
太多了啊,有点受不了
回复 支持 反对

举报

agressive
发表于 2007-12-19 18:16:47 | 显示全部楼层
这个太多了，承受不了老
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:14:29 | 显示全部楼层
ddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:16:58 | 显示全部楼层
SSSSSSS
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:18:28 | 显示全部楼层
EDDDDDDDDDDD
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:19:31 | 显示全部楼层
DDDDDDDDDDD
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:20:45 | 显示全部楼层
DDDDDDDDDDD
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:22:14 | 显示全部楼层

EP24

DDDDDDD
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

clwclwclw
发表于 2007-12-24 15:23:18 | 显示全部楼层
DDDDDDD
回复 支持 反对

举报

下一页 »
1 ...111213141516171819... 73下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 02:19 , Processed in 0.020022 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表