在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4529|回复: 9

[求助] VerilogA代码写的模块可以进行PSS+PNOISE仿真吗?

[复制链接]
发表于 2018-5-5 14:28:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
将PLL的各个模块都写成了VerilogA的代码(包括divider pfd lpf vco等),现在想进行phase noise的仿真,在PSS仿真时报错 PSS不支持由hidden state 模块的仿真。请教一下 VerilogA的代码写的模块可以进行PSS+PNOISE仿真吗?Hidden state 是指什么?全部修改代码合理吗?像计数变量这些应该怎么修改呢?求大神指教啊,谢谢
发表于 2018-5-5 18:53:45 | 显示全部楼层
回复 1# 孤独的自由


    spectre-RF 支持纯Verilog-A的模块仿真。

    但不是不支持Verilog-AMS
发表于 2018-5-6 10:55:16 | 显示全部楼层
 楼主| 发表于 2018-5-7 08:45:27 | 显示全部楼层
回复 2# JoyShockley


   你好,谢谢回复。我是用纯Verilog_A写的代码,不能PSS+PNOISE仿真,说有hidden state 不支持。
发表于 2018-5-8 09:28:30 | 显示全部楼层
module前面加一句

(* ignore_hidden_state *)

就可以了。
 楼主| 发表于 2018-5-14 17:11:18 | 显示全部楼层
回复 5# 远上寒杉


   太谢谢 可以了
发表于 2023-5-17 14:27:38 | 显示全部楼层


gaojun927 发表于 2018-5-6 10:55
hidden state,可以看 http://www.designers-guide.org/Analysis/hidden-state.pdf


感谢分享
发表于 2024-6-28 13:39:37 | 显示全部楼层


远上寒杉 发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)


感谢分享
发表于 2024-10-22 15:14:05 | 显示全部楼层


远上寒杉 发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)


感谢分享 兄弟
发表于 2024-10-22 16:54:42 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 08:33 , Processed in 0.024146 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表