VerilogA代码写的模块可以进行PSS+PNOISE仿真吗？

孤独的自由 · 发表于 2018-5-5 14:28:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

将PLL的各个模块都写成了VerilogA的代码（包括divider pfd lpf vco等），现在想进行phase noise的仿真，在PSS仿真时报错 PSS不支持由hidden state 模块的仿真。请教一下 VerilogA的代码写的模块可以进行PSS+PNOISE仿真吗？Hidden state 是指什么？全部修改代码合理吗？像计数变量这些应该怎么修改呢？求大神指教啊，谢谢

JoyShockley · 发表于 2018-5-5 18:53:45

回复 1# 孤独的自由

spectre-RF 支持纯Verilog-A的模块仿真。

但不是不支持Verilog-AMS

gaojun927 · 发表于 2018-5-6 10:55:16

hidden state，可以看 http://www.designers-guide.org/Analysis/hidden-state.pdf

孤独的自由 · 发表于 2018-5-7 08:45:27

回复 2# JoyShockley

你好，谢谢回复。我是用纯Verilog_A写的代码，不能PSS+PNOISE仿真，说有hidden state 不支持。

远上寒杉 · 发表于 2018-5-8 09:28:30

module前面加一句

(* ignore_hidden_state *)

就可以了。

孤独的自由 · 发表于 2018-5-14 17:11:18

回复 5# 远上寒杉

太谢谢可以了

洛神孤恋 · 发表于 2023-5-17 14:27:38

gaojun927 发表于 2018-5-6 10:55
hidden state，可以看 http://www.designers-guide.org/Analysis/hidden-state.pdf

感谢分享

大神父王喇嘛 · 发表于 2024-6-28 13:39:37

远上寒杉发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)

感谢分享

骷髅书生 · 发表于 2024-10-22 15:14:05

远上寒杉发表于 2018-5-8 09:28
module前面加一句

(* ignore_hidden_state *)

感谢分享兄弟

2574555823 · 发表于 2024-10-22 16:54:42

感谢分享

[求助] VerilogA代码写的模块可以进行PSS+PNOISE仿真吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1