关于基准带隙仿真

小海滩 · 发表于 2018-4-14 12:27:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由小海滩于 2018-4-14 12:29 编辑

最近在做基准带隙的时候遇到了一些问题：使用的是HLMC55nm工艺，仿真工具cadence6.17 ，电源电压3.3V
1.对于图一所示电路，我是这样设计的，左右支路给30uA电流，测出对应的BJT的Vbe（大概821mv），在使运放输入共模电压为Vbe,测得运放输出为2.2V，此时MOS管结点电压和电流已确定，仿真出对应的W和L。在算出电阻R=Vbe/30uA=27K. 但实际在仿真时发现支路电流只有几PA，几乎没有电流，运放输出结点电压约为3.3V。减小电阻至6K，此时电路才“正常”工作，但支路电流为90UA，而且电流并不会随着我改变宽长比而变化太多。请问这是为什么，是因为电流分配不对，计算过程有误，还是没有启动电路的缘故？

2.为了判断是不是没有启动电路我简略的加了一个如图二所示的启动电路，输出接在运放的输出结点，图一中各种参数采用30UA对应的参数，仿真发现当M3导通时确实能把结点P电压从3.3V拉低，但拉得太低了，只有0.6V左右，导致图一电路两端流过很大(500UA左右）的电流，而当M3关断时，P结点电压又回到3.3V电源电压。针对这个现象，请问各位是我这样启动电路有问题吗，还是别的什么原因？希望各位大神指点一下，谢谢了。 QQ图片20180414122741.jpg

小海滩 · 发表于 2018-4-14 12:29:01

回复 1# 小海滩

skyundie · 发表于 2018-4-14 21:50:22

首先这个不是带隙基准，设置参数的思路也不对
启动电路也不对。。。
建议找现成的带隙基准毕设来参考或者沉下来看看书

小海滩 · 发表于 2018-4-14 22:44:27

本帖最后由小海滩于 2018-4-14 22:48 编辑

回复 3# skyundie 这是基准带隙电路的一部分，用来产生一个负温度系数的电流。你说参数设计思路有问题，我看参考文献上的设计思路跟我一样,而且这样设计好像并没有什么问题，至于启动电路，哪里有问题能说清楚点吗？

122013137 · 发表于 2018-4-15 12:37:52

启动电路不对。

super_star_j · 发表于 2018-4-16 16:45:40

PTAT电流电路，电路有问题

小海滩 · 发表于 2019-3-5 22:50:52

总结：我的设计思路和电路完全没有问题，启动电路也没有问题，最后的解决是把电源VDD从直流电压源变成了斜坡上升的电压源。

tang66521 · 发表于 2019-3-6 09:50:16

回复 7# 小海滩

你的意思是DC仿真不对，tran仿真对吗？有点感觉是运放的输入输出电压范围的问题。

122013137 · 发表于 2019-3-6 10:20:52

把电源VDD从直流电压源变成了斜坡上升的电压源改变不同的上升斜率能一定启动么

JohnHilo · 发表于 2019-3-6 10:55:01

启动电路左边NMOS gate的电压是float的？

[求助] 关于基准带隙仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 关于 基准带隙 仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 关于基准带隙仿真