关于SAR_ADC电路以及版图设计的问题

wonbef · 发表于 2018-8-21 16:41:33

能达到10bit吗？

fucka06 · 发表于 2018-8-26 11:42:27

我也想知道，頂一個

shmzsz · 发表于 2019-12-24 13:39:05

LZ我想问一下你这个电路的开关时序是传统的开关时序吗

wjx197733 · 发表于 2019-12-26 09:58:24

从楼主的贴图来看，应该是一个10位的SAR。10位ADC的比较器应该包含前置放大器吧？有前放的存在，踢回噪声还是很大吗？

LIZI_ICD · 发表于 2020-1-6 11:02:24

如果是用单调开关算法，比较器的输入共模电压变化比较大，会影响线性度吧。

JonesWork · 发表于 2022-4-18 20:05:06

我也遇到了相同的问题，想问一下楼主，楼主理想比较器是怎么加入的？
我也想把比较器理想化后看看ADC性能会有多少提高。

zhoupfei014 · 发表于 2022-9-1 14:41:25

想问问楼主在画版图的时候电容阵列是怎么画的

icliupengzhi123 · 发表于 2024-4-9 11:19:30

想问问楼主在画版图的时候电容阵列是怎么画的

drayc · 发表于 2024-7-2 20:39:38

JonesWork 发表于 2022-4-18 20:05
我也遇到了相同的问题，想问一下楼主，楼主理想比较器是怎么加入的？
我也想把比较器理想化后看看ADC性能会 ...

用VerilogA写个理想比较器，带下降沿复位。

[讨论] 关于SAR_ADC电路以及版图设计的问题