在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2365|回复: 3

[转贴] Bias Circuit Design For 1nA using UMC 180nm PDK

[复制链接]
发表于 2018-1-31 21:47:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi,           I have to Design 1nA bias circuit with  Nmos and Pmos cascade transistors but in UMC 180nm pdk  maximum length allowable is 50um.. how to design such low bias circuit please need your help..
Thanks in advance...
发表于 2018-2-2 10:36:14 | 显示全部楼层
1nA, 异想天开~~~关断漏电通常都是0.1uA~1uA
 楼主| 发表于 2018-2-5 18:20:00 | 显示全部楼层
"An 1-V, 74-dB, sub-Hz Gm-C filter based on a modular transconductance reduction technique"

In This work authors designed OTA with tail current range from 0.1nA to 10nA...

How to design 1nA cascade bias circuit using UMC 180nm PDK...
thanks in advance..
发表于 2018-2-22 08:28:46 | 显示全部楼层
thanks for your sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-1 17:27 , Processed in 0.066644 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表