设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL-to-Gates Synthesis using Synopsys Design Compile ...

1 2 345 / 5 页下一页

发新帖

楼主: iNostory

[资料] RTL-to-Gates Synthesis using Synopsys Design Compiler

发表于 2018-5-23 19:30:38 | 显示全部楼层

11111111111111

回复支持反对

发表于 2018-5-23 21:33:17 | 显示全部楼层

回复 3# ayamitek

Thanks for sharing

回复支持反对

发表于 2018-7-14 06:38:01 | 显示全部楼层

see see

回复支持反对

发表于 2018-7-17 13:37:56 | 显示全部楼层

thanks

回复支持反对

发表于 2018-7-18 06:34:20 | 显示全部楼层

thank you!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-18 07:34:37 | 显示全部楼层

某培训的文档，用处不大

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-18 10:29:55 | 显示全部楼层

谢谢分享！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-20 14:27:09 | 显示全部楼层

回复 3# ayamitek

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-20 15:20:29 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-10 15:49:48 | 显示全部楼层

thank you for your sharing ~~~

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 12:17 , Processed in 0.021154 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表