马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
如果你是一个设计工程师,想针对 Foundry提供的PDK进行QA,或者自己开发/优化/修改PDK后想检查如下问题:
Pcell QA检查项:
1.
自动验证Pcell的LVS正确性 (LVS QA);
对pcell的所有参数进行全面组合,检查Lvs是否全部通过;
2.
自动验证pcell的仿真参数如PS, PD, AS,SD, SA, SB, SCA, SCB, SCC的函数的正确性; (LVS Full ParameterQA )
3.
自动验证pcell器件的连接性是否准确,验证pcell的terminal是否信息准确,验证pcell的并联是否准确等连接性问题; (Connectivity QA )
4.
自动验证CDF参数获取值与设置值的一致性;(CDF ParameterQA )
5.
自动把pcell的所有CDF参数 输出到excel表格,参数包含了最小值、最大值、默认值、参数说明等全面信息,特别是包含了参数间的依赖关系说明;(DumpXls)
6.
自动比较pcell的两个不同版本的不同,主要比较layer的不同及CDF参数的不同;(DiffPDK)
7.
自动验证Pcell的ERC正确性(ERC QA);
8.
自动验证Pcell中Layer与Design Rule中Layer的一致性(Layer QA);
9.
自动对MOS器件仿真,得到Vth等关键参数。(Simulation QA );
10.
自动对Callback函数进行公式验证。(Callback QA);
11.
自动比对Pcell与Model File的model
name的不同 (DiffModel QA);
12.
自动验证不同参数Pcell的DRC正确性(DRC QA);
LVS Runset QA的检查项:
1.
自动验证LVS的的器件property比较是否准确,验证good pattern, bad pattern是否符合预期 (Default TraceProperty QA);
2.
自动验证LVS器件的仿真参数如PS, PD, AS,SD, SA, SB, SCA, SCB, SCC的函数的正确性。 (Full Parameter QA );
3.
自动验证LVS Runset的连接性是否准确。 (Connectivity QA );
4.
自动验证ERC正确性(Erc QA);
5.
自动验证器件中Layer与Design Rule中Layer的一致性(Layer QA);
6.
自动验证Lvs Code的语法正确性(lvs_syntax_checker);
7.
自动查找DRC Code/Lvs Code运行时间最长的10条命令(FindSlowestRules)。
RCX
Runset QA的检查项:
1.
自动生成beol和meol的test pattern;其中meol的pattern可自动加pin,自动加bulk,自动Lock Color,实现全自动版图生成 (TutaPattern);
2.
自动运行StarRC, QRC, QuickCap的寄生参数提取,并对大批量数据通过并行提取加速。(Tuta Run);
3.
自动比较大批量寄生参数提取网表结果文件,并分析精度,给出统计结果(TutaCmp)。
则可以考虑使用我们提供的Barde工具。
|