serdes tx driver共模电平建立时间

yunyi009 · 发表于 2018-1-18 17:16:53

您需要登录才可以下载或查看，没有账号？注册

x

最近在做PCIE3.0 的TX模块，请问输出端共模电平的建立时间有要求吗？？求指教

christ0426 · 发表于 2018-2-3 16:02:39

同问，请大侠指点

yunyi009 · 发表于 2018-3-5 15:49:10

没人吗，自己顶一下....求指教

wer004aqqcom · 发表于 2018-3-5 21:56:33

本帖最后由 wer004aqqcom 于 2018-3-5 21:59 编辑

PCIe3 应该没有，但是协议中有要求共模电平变化不能大于100mV. 而且发送的最开始的一部分信号只是给CDR锁定用的，当CDR锁定后，发送的数据才真正开始接收。

[求助] serdes tx driver共模电平建立时间