sub binary sar questions?

小蝌蚪

各位大虾,最近在学习sub binary sar方面的知识，有几个地方没有想明白，请大家给点建议或者推荐些论文，谢绝灌水哈
我目前研究的是两种方法做冗余，以10bits为例：
一种是总的编码和为1023，但最大位是小于512的，比如，可以有11个电容块 ，或者12个电容块 ，A 1.2V 10b 20MSample/s Non-Binary Successive Approximation ADC in 0.13µm CMOS，就是这篇文章里面讲的，我的疑问是这种方法是怎么将11或者12位编码转换成10bits的？是需要ROM存储每一位的信息，再用某些算法将其转换成10位吗？

第二个问题是，A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation这篇文章讲的，多3位的冗余位，我的问题是，上面的那个方法，有电容的偏差和冗余位的关系的表达式，liuwenbo的论文里提到了，我的变通能力比较差，我想问问在100M的这篇文章里，是怎么根据电容的偏差选取冗余的位数和每一个冗余位的大小的？

第三个问题是，在论坛中看到一些帖子，有人说redundancy解决的是settling的问题，但对于mismatch的问题解决不了，但在问题二中，有关于电容的偏差和冗余位的关系表达式，那是否说明，冗余对于mismatch还是有一定的消除作用呢？

请做的大虾给些指点或者建议吧，谢谢！

nanke

回复 1# 小蝌蚪


   我也在学习非二进制SAR。   第一个问题，如果CDAC结构合理，比如384-256-128-...这种，几个加法器就足够了。如果设置成很奇怪的，比如381-273-127-...，运算就比较复杂,再加上对延时有要求的情况下面积可能很大。
   第二三个问题，非二进制肯定是对失配有影响的，毕竟结构变了，至于是正面还是负面影响，影响有多大，我觉得还要结合电容版图布局等等具体情况具体建模分析。