二选一的clk mux，timing 分析

dyytx · 发表于 2017-12-26 22:46:47

您需要登录才可以下载或查看，没有账号？注册

x

二选一的clk mux，在 mux之前定义了两个时钟，sdc没有设置sel信号，那这两个时钟都会穿过去，两个时钟都会做timing 分析吗

sdlyyuxi · 发表于 2017-12-27 09:43:57

回复 1# dyytx

是的

gaurson · 发表于 2017-12-27 14:18:51

会的，需要把这个mux拆分成两个路径进行分析，但这两个路径又不是同时存在的，用指令去处理。

maoqiu · 发表于 2019-12-9 18:03:08

是否做timing分析，取决于MUX的2个时钟是否为同步时钟

如同步则会做同步收敛和检查
若是异步时钟，则不做收敛检查，但会影响crosstalk计算，会增加额外的悲观分量。

如果不能对MUX设case
可通过设置logic排除来解决上述问题

kka · 发表于 2020-1-1 22:08:59

會有兩個時鐘...代表你的設計裡面會有這兩種path出現...
建議寫成兩個SDC去分析
這樣看到的會比較客觀

quanqiutong · 发表于 2020-1-1 22:19:14

学习了

亲爱的伽利略 · 发表于 2020-1-5 11:45:47

学习了。项目中会遇到这种情况

robin0612 · 发表于 2020-2-11 16:50:17

我最近的项目里就有这种情况，我的做法是：通过set_clock_groups将两个clk设置为 logically_exclusive

[求助] 二选一的clk mux，timing 分析