在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 35065|回复: 55

[原创] 动态失调消除

[复制链接]
发表于 2017-12-24 21:58:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

上一篇举例分析了常见运放结构的失调贡献,我们知道通常未经处理的失调电压基本都在mV量级。对于高精度应用,这么大的失调量是不能容忍的,于是就有了着重优化失调的低失调放大器。我们先来看下目前市售低失调运放产品的失调及温漂做到了什么样的水平。图1列举了几家公司的产品。



失调消除1.png

图1

可以看到最大输入失调基本都是uV量级,最大温漂基本为nV/℃的量级。这显然不能仅仅通过牺牲其他设计参数就把失调量降到这个量级,黑科技就是从结构上运用了动态失调消除(Dynamic Offset Cancellation)的方式,能够实时消除随时间和温度变化的失调量。

目前基本的失调消除技术有两种,auto-zero(自稳零)和chopping(斩波),这两种技术各有自己的优缺点,当然也衍生出了两种技术混合的升级版本。其中chopping的方式在电流镜的失调及消除中也有提到过。下面我们分开说明。


auto-zero技术

    auto-zero是一种时域调制方式,主要通过采样方式校正失调量。常结合开关电容电路应用,采样阶段通过采样将失调电压存储在电容上,信号运算阶段将失调消除掉。其中失调电压可以存在运放输入端或输出端。

图2给了最基本的输入端例子,失调电压为Vos,电容C1用于存储失调电压。在F1阶段,运放为buffer连接,利用运放本身的高增益A,电容电压Vc约为Vos。在F2阶段,输入信号Vin被放大,Vos和Vc都参与运算,表现为有限的误差信号叠加在输出端。



失调消除2.png

图2

实际运放的有限增益A会引入较小的误差,具体的误差计算和等效到输入端的失调如图3所示。


失调消除3.png

图3

失调电压存储在输出端的例子如图4所示,其中跨导为G1和G2,失调量分别为V1和V2。总输出阻抗为Rout,电容C1用于存储失调电压,F1和F2的开关状态如图所示。

失调消除4.png

图4

输出电压和等效输入失调计算结果如图5所示。可以看到等效输入失调量被增益衰减到较小的量。

失调消除5.png

图5


chopping技术

chopping采用频域的调制和解调,将失调和信号调制到不同的频率,再通过滤波器滤波的方式将调制到高频的失调滤除掉。基本思路如图6所示。

失调消除6.png

图6

图7给出了简单示意图,通过CH1,输入信号Vin调制为高频信号Va,低频失调电压Vos和Va叠加后经过放大器放大了A1倍,输出信号为Vb。在经过CH2,可以将放大后的高频输入调制会低频,而放大后的失调量同时被调制到高频,经过低通滤波器可以将高频量衰减,仅保留放大后的输入信号和较小的纹波。

失调消除7.png

图7

对于上述两种技术,还有非理想因素会影响到实际的失调量。一个是非理想开关,主要为沟道电荷注入和时钟馈通;另一个为电容的漏电。这些都会引入额外的失调量,电路设计时需要充分考虑。


实现方式(offset-stabilized)

在具体选择使用哪种技术前,我们先看下负反馈系统中的实现方式。在差分运放输入失调分析中图1,我们计算过,负反馈中失调电压贡献到运放输出量,可等效为表现到正输入端的失调乘以增益1+R2/R1。在图8中,我们利用在负反馈系统中增加辅助放大器A2来消除失调的实现方式称之为offset-stabilized amplifier

利用辅助放大器A2的高增益,将A1的失调电压Vos放大后补偿到A1的输出端。计算结果显示,如果满足增益A2远远大于A1,则等效输入失调可减小到A1/A2倍,从而实现量级上的减小。

失调消除8.png

图8

图8结构为双通道,A1是信号的主通道,用于减小A1输入失调的放大器A2为辅助通道。需要考虑的是A2要怎么实现,以及如何将A2的失调消除掉?将图8中A2分别用前述的两种技术,就可以得到如图9的实现方式。

失调消除9.png

图9

那么在具体选择运用时,auto-zero还是chopping,这是个问题。单独auto-zero的技术决定了其不适用连续时间的应用,而单独chopping信号通路中低通滤波器的适用决定了其不能有较高的带宽。那么就需要结合两种技术的优势,在架构上取长补短。

对于图9下的chopping offset-stablized amplifier,如何进一步降低Gn的输入失调Vn呢?可以混合利用auto-zero技术,实现如图10的结构。

失调消除10.png

图10

时钟F1和Fc分别控制auto-zero和chopping的开关时序。其中跨导G2和输出G1构成信号主通道。G5、G4和G3为辅助通道用于消除G2的输入失调。auto-zero可以减小G5的输入失调,G2输入失调V3通过chopping的方式被消除掉。

这两种方式的碰撞还能衍生出很多的结构,想要了解更多信息的可以参考Witte、Makinwa和Huijsing等和著的书籍《Dynamic Offset Compensated CMOS Amplifiers》和发表的论文。


噪声

实际上运放并不能区分失调和低频噪声(主要为1/f噪声),所以动态失调消除还能顺便改善低频噪声。

对于auto-zero的技术,采样容易导致噪声返回低频产生混叠,表现为较高的低频噪声。而chopping方式则将低频噪声调制到较高的频率,最终能够得到较低的低频噪声。

图11是不同技术的噪声功率谱示意图,可以看到不同方式在改善噪声功率谱方便的优势。

失调消除11.png

图11

好了,这期内容就这么多了,下期见~

失调消除11b.png
发表于 2017-12-25 08:37:46 | 显示全部楼层
回复 1# 131v1vv

很棒~
发表于 2017-12-25 08:59:06 | 显示全部楼层
超赞!!
发表于 2017-12-25 10:03:25 | 显示全部楼层
超赞!!
发表于 2017-12-25 10:04:19 | 显示全部楼层
最近考虑在芯片中集成一个差分运放,在找消除VOS的方案。看来要把集成的差分运放做好需要提高一定的成本啊。
发表于 2017-12-25 14:19:54 | 显示全部楼层
good~
不知道楼主是否清楚TI的etrim消除方法是怎样的 可以做到那么低 表示很好奇
发表于 2017-12-25 17:14:36 | 显示全部楼层
赞,不知道有没有啥经典文章可以推荐下~~
发表于 2017-12-26 19:11:20 | 显示全部楼层
还不错啊
发表于 2018-1-18 14:47:59 | 显示全部楼层
很经典的内容,多谢分享
发表于 2018-6-20 17:19:16 | 显示全部楼层
Phase F1阶段,运放的输入端不应该通过S2开关接地吧,应该接一个vref电压,这样的话,最后vos变为
(vos+vref)/(1+A)
vref=0,所以才有vos/(1+A)
但是应该加上vref才对吧?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:41 , Processed in 0.023106 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表