设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › ieee 文章：Layout techniques for on-chip interconnec ...

12 3 / 3 页下一页

发新帖

查看: 5775|回复: 20

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

发表于 2006-1-27 16:01:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

下了好多有用的资料，贡献太少，放一篇ieee的文章与大家分享，不知道是否有用！

Techniques, 文章, 资料

相关帖子

回复

楼主| 发表于 2006-1-27 16:02:35 | 显示全部楼层

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

忘了放附件了，对不起！

335 KB, 下载次数: 110 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2006-2-6 14:28:53 | 显示全部楼层

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

thanks ...

回复支持反对

发表于 2006-2-7 09:11:30 | 显示全部楼层

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2006-2-8 16:43:01 | 显示全部楼层

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

谢谢楼主!!!!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2006-3-8 15:29:18 | 显示全部楼层

ieee 文章：Layout techniques for on-chip interconnect inductance reduction

   顶～～～～～～

   据说随着scaling ，inductance effect 会越来越重要，而之前更看重

   capacitive effect 的说 ^_^

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2006-7-30 08:33:37 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2006-10-5 09:17:03 | 显示全部楼层

好人类,写写

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2006-10-12 14:22:56 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2006-10-20 11:39:51 | 显示全部楼层

Thanks 楼主

回复支持反对

12 3 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-23 12:02 , Processed in 0.024846 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表