在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5501|回复: 20

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

[复制链接]
发表于 2006-1-27 16:01:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
下了好多有用的资料,贡献太少,放一篇ieee的文章与大家分享,不知道是否有用!
 楼主| 发表于 2006-1-27 16:02:35 | 显示全部楼层

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

忘了放附件了,对不起!

3_2089_1.pdf

335 KB, 下载次数: 110 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2006-2-6 14:28:53 | 显示全部楼层

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

thanks ...
发表于 2006-2-7 09:11:30 | 显示全部楼层

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

thank you
发表于 2006-2-8 16:43:01 | 显示全部楼层

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

谢谢楼主!!!!!!!!!!
发表于 2006-3-8 15:29:18 | 显示全部楼层

ieee 文章:Layout techniques for on-chip interconnect inductance reduction

  
     顶~~~~~~
   
     据说随着scaling ,inductance effect 会越来越重要,而之前更看重

     capacitive effect 的说 ^_^
发表于 2006-7-30 08:33:37 | 显示全部楼层
xiexie
发表于 2006-10-5 09:17:03 | 显示全部楼层
好人类,写写
发表于 2006-10-12 14:22:56 | 显示全部楼层
发表于 2006-10-20 11:39:51 | 显示全部楼层
Thanks 楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:13 , Processed in 0.028582 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表