求助！！！如果把理想开关替换成实际的mos管开关，仿真的速度慢到完全没办法看结果！

liuss84

如题，
本人仿真一个理想的一阶sigma delta电路，比较器是adhlLib库里的理想器件，运放也是用vccs搭建的理想运放，counter是实际的逻辑搭的。当开关是理想开关时，仿真速度很正常。一旦替换成mos管，速度就非常慢，fs的跳。请教各位大神，有人碰到过类似问题么？

ps:在tsmc 0.18um工艺时没有这个问题，可以很正常的仿真。换到umc 0.11um和global 0.13um都会变成这样。求指点！！！