设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › 求资料 Synopsys SystemVerilog Verification UVM 1.1 w ...
12
返回列表 发新帖
楼主: heroruirui

[求助] 求资料 Synopsys SystemVerilog Verification UVM 1.1 workshop

[复制链接]
sanketatudemy
发表于 2021-11-19 02:12:23 | 显示全部楼层

您可以在此处查看
https://bbs.eetop.cn/forum.php?mod=viewthread&tid=765325
回复 支持 反对

举报

aa511950071
发表于 2024-4-26 10:25:02 | 显示全部楼层
666666666666666666666666666666666666
回复 支持 反对

举报

shuaishuai666
发表于 2024-5-12 12:00:16 | 显示全部楼层
感谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:14 , Processed in 0.013288 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表