在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1770|回复: 1

[求助] cmos电路图宽长比设置的问题

[复制链接]
发表于 2017-11-21 17:08:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对于一个简单的共源共栅放大电路 怎么通过已知的共模输入输出范围 最大静态电流 vdd 去设计每个mos管的宽长比啊
发表于 2017-11-26 21:52:45 | 显示全部楼层
根据是折叠共源共栅还是套筒的结构,两种结构的输出范围就是VDD减去4*vod(折叠),VDD减去4*vod(套筒),输入共模范围折叠的比较大,也是根据过驱动电压计算出来。
而过驱动电压,输入管一般是0.2V,利用饱和区的计算公式,有了un,cox,vod,就能利用最大静态电流计算出宽长比了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:45 , Processed in 0.014041 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表