在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4414|回复: 3

[讨论] 关于差分对MOS管栅极串接电阻,其作用的讨论,请不吝赐教

[复制链接]
发表于 2017-10-13 17:08:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看电路时发现一些差分对管的栅极串接了一个10K左右的电阻,如下图所示 8273896.jpg

这个芯片是一个BUCK芯片,没有专用的FB pin,只有VOUT pin, 图中的VFB2是VOUT经内部分压电阻分压得到的,且只有VFB2这个信号所接的栅极串了电阻。
经过和周围人讨论,主要由以下3种观点:
1、作ESD保护
2、与栅极电容结合,起滤波VFB2作用
3、由于电阻制造先于metal, 这个电阻可以防止号的metal在制造过程中的天线效应

不知道各位大佬怎么看,此电阻的作用到底是什么?请不吝赐教。



另外下图中栅极所接的diode有什么作用?也是防止天线效应吗?谢谢
1195038139.jpg
发表于 2017-10-15 18:35:24 | 显示全部楼层
1.  这个FB还到其他管子吗?source、drain的抖动如果馈到别的地方会变成新的信号路径吗?会影响稳定性吗?
2.  看不见电路的全貌,说不定是什么奇怪的补偿方式,把gate处看成阻抗高那么一丢丢,分析一下会有啥影响被;
PS:第二张图太木有重点了,起码该吧前面的器件截出来嘛!
发表于 2024-7-26 14:37:30 | 显示全部楼层
学习学习,怎么帖子沉了哇,求大佬们快来解释
发表于 2024-8-7 16:51:30 | 显示全部楼层
我最近也有这样的疑惑,楼主现在对这两个问题有自己的理解了吗?可以分享一下吗,谢谢!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:43 , Processed in 0.017556 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表