设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SDRAM、DDR3、DDR4 verilog model

1 ... 19 20 21 22 23 242526 27 / 27 页下一页

发新帖

楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

发表于 2022-10-16 09:50:02 | 显示全部楼层

thanks

回复支持反对

发表于 2022-10-17 00:14:54 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-10-17 09:20:49 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-10-19 07:23:39 | 显示全部楼层

DDR3 SDRAM Verilog Model.zip
(69.19 KB, 下载次数: 1201 )

sdr_sdram.zip
(12.15 KB, 下载次数: 915 )

ddr4_verilog_models.zip
(1.04 MB, 下载次数: 1515 )

回复支持反对

发表于 2022-11-28 10:41:08 | 显示全部楼层

PLease share steps to follow design

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-11-28 10:56:43 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-11-29 20:12:16 | 显示全部楼层

请问有DDR5的仿真模型吗？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-2-22 10:04:03 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-16 19:56:32 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-3-24 22:15:13 | 显示全部楼层

谢谢楼主

回复支持反对

1 ... 19 20 21 22 23 242526 27 / 27 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 03:59 , Processed in 0.020338 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表