在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Betray003

FPGA时钟设计讲解

[复制链接]
发表于 2010-8-31 14:36:02 | 显示全部楼层
是VHDL的。楼主看完后能给总结一下注意事项就好了,我们需要楼主的经验
发表于 2010-8-31 15:05:29 | 显示全部楼层
谢谢分享
发表于 2010-9-1 20:53:58 | 显示全部楼层
很不错的资料
发表于 2010-9-2 09:55:51 | 显示全部楼层
支持一下!
发表于 2010-9-2 10:10:34 | 显示全部楼层
值得珍藏
发表于 2010-9-2 10:47:53 | 显示全部楼层
感谢楼主分享
发表于 2010-9-2 10:48:38 | 显示全部楼层
Do need it
发表于 2010-9-2 15:52:15 | 显示全部楼层
做个记号,有钱再来
发表于 2010-9-2 19:53:40 | 显示全部楼层
kan yi kan!
发表于 2010-9-2 23:48:49 | 显示全部楼层
下来看看啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:02 , Processed in 0.025370 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表