招聘 高级ASIC设计工程师 苏州 成都

xiongli

高级ASIC设计工程师
工作职责：
1.与架构师合作，编写设计文档。
2.完成RTL编码、UT。
3.协助验证工作，提升验证覆盖率，支持FPGA测试。
4.协助后端工作，支持STA、Formality、DFT、ATE等各项流程。
岗位要求：
1.6年以上Verilog /ASIC设计经验。
2.精通综合工具和静态时序分析方法。
3.具有数据网络二层/三层交换芯片的的经验，熟悉网络测试工具和测试方法。
4.熟悉TCL或者Perl脚本语言。
5.团队合作精神。
6.熟悉DFT、Scan Insertion、ATE等。

工作地址：

苏州：苏州工业园区金鸡湖大道1355号国际科技园E区502-1室
成都：成都市高新区天府大道北段1480号孵化园7号楼410室
手机：13776110089
微信：13776110089
简历投递邮箱：li.guo@xel-tech.com
简历请以附件形式发送