流片回来的10bit ADC测试

dashezhixue · 发表于 2017-8-8 15:55:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

流片回来的10bit ADC测试，今天测得只有3.4bit

，10bit的，后仿9.7/9.8bit，测试竟然如此之差。

vdslafe · 发表于 2017-8-8 16:05:00

DNL/INL多差？

dashezhixue · 发表于 2017-8-8 16:19:37

回复 2# vdslafe

********************** DNL = - 1/+36 LSB
INL = -81/+24 LSB
**********************

wkp1992101 · 发表于 2017-8-8 16:44:16

回复 1# dashezhixue

以下两点建议：
1、你确定输入信号是OK的?我上家公司用FPGA产生signal给ADC（10bit的）做输入信号，我将此信号用800M逻辑分析仪采得的数据进行matlab计算。ENOB只有不到4bit。也就是说输入信号已经不行了，测得的ADC性能也就不准。 2、加滤波器再进行测试，可能会好点。

wp8804 · 发表于 2017-8-9 09:02:53

mark,等结果

fuyibin · 发表于 2017-8-9 12:25:32

这是function错，建议你输入sine时候，把输出的10bit data贴出来，肯定有missing code或者大的jump/glitch。很有可能是logic timing issue，仿真看不出来

dashezhixue · 发表于 2017-8-9 16:27:33

回复 6# fuyibin

AD是SAR结构的；测试是未封装的芯片，电源直接利用泰克电源供电，输入差分信号直接利用函数发生器（14bit，网上搜索的）产生的，时钟信号是ARM开发板产生而且利用了电阻分压，自己觉得测试条件比较简陋。不知道是否对结果产生这么大的影响。自己觉得怎么也得测出6bit

dashezhixue · 发表于 2017-8-9 16:33:30

回复 4# wkp1992101

AD是SAR结构的；测试是未封装的芯片，电源直接利用泰克电源供电，输入差分信号直接利用函数发生器（14bit，网上搜索的）产生的，时钟信号是ARM开发板产生而且利用了电阻分压，自己觉得测试条件比较简陋。不知道是否对结果产生这么大的影响

king0798 · 发表于 2017-8-9 16:48:16

给输入几个固定电平，看看数据是多少。确定下是不是ADC的性能，应该是测试条件导致的这个结果

totoro_www · 发表于 2017-8-9 19:40:25

输入信号的问题吧，

[求助] 流片回来的10bit ADC测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1