在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2174|回复: 1

[求助] 关于《集成电路静态时序分析与建模》中的问题

[复制链接]
发表于 2017-7-5 16:39:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ericp 于 2017-7-5 16:40 编辑

在阅读这本书第五章5.5小节时序路径分析模式中遇到了一些问题
微信图片_20170705163448.jpg
在这里,计算hold time slack时,用要求延时值-到达延时值,但是我记得计算hold time slack不应该用到达延时值减去要求延时值吗?即用发射时钟路径延迟+数据路径延时-捕获时钟路径延迟 >=保持时间。

并且在后面将OCV的时候,这里文字写的是要求时间-到达时间,但实际用的也是到达时间-要求时间。如下图
微信图片_20170705163222.jpg
所以这里是有错误还是我之前理解的有偏差啊?忘各位大神解答一下
 楼主| 发表于 2017-7-5 16:41:45 | 显示全部楼层
为什么上传不了图片啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:52 , Processed in 0.028225 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表