关于嵌入式片内flash加速问题

charlie_zhang

最近项目需要，对嵌入式片上flash加速问题进行了研究。

方案1：高速缓存
方案2：指令预取分支缓存
方案3：方案1与方案2可切换

kin_zhu

Thanks

karaisan

我也想在电路中用上MCU呢。。。。。。。。。

snq31418

http://xueshu.baidu.com/s?wd=%E5 ... irstSimpleSearch%7D

charlie_zhang

回复 1# charlie_zhang

本着利于人的原则，继续完善片上加速的基本思路。
1. 预取
    设想如果程序一直顺序执行，并且CPU执行速度小于等于片上存储器吞吐量(存储位宽*读取频率)，即预取策略可以实施。
     a) 预取队列个数的讨论
          “队列”定义为单次读取片上memory所获取的比特队列；
          单个队列： 单个是否满足呢？肯定不够，在当前队列还未被CPU取完毕之前，应启动新的下一个队列读操作，那么读返回后放置在里？只能放置在另外一个队列中。
          两个队列： 两个队列，刚好。下一个队列放置在其中，如此乒乓操作。
          三个及以上： 有些冗余，不需要。并且考虑到分支缓存时，增加负担。

     b) 基本策略的讨论
          以易于实施，并且保证高效率能够cover掉大部分情况，并且在出现误判时能够自恢复为目标。

2. 分支缓存
      实际并无完全顺序执行的程序，“顺序执行+分支跳转”才是程序真面目。
      所谓分支缓存，即将跳转入口处若干条指定缓存起来。
      a) 程序和数据的区分
           此处数据指的是初始化的全局变量的初始值，常量等等。
           区分的必要性： 因为通常它们放置在不同区域，为了提高效率，需要对他们进行区分
      b) 策略的考虑
           目标：应保证在第N(N>=2)次遇到同一个分支入口时零延时
           策略：如果分支命中队列A，应判断队列A+1是否也在分支缓存中，若是则预取A+2