在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3655|回复: 4

[求助] CMOS corner lot的产生,以及与量产时variation的区别

[复制链接]
发表于 2017-6-23 18:06:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一直很好奇一个问题:
例如试生产时,一般会回来所谓TT corner的芯片;然后也可以指定fab生产出corner chip。
那么为什么大批量生产时,芯片的variation就变的不可控了,各种corner都有可能?
难道试生产时的“TT” “SS” “FF”芯片多了一些monitor process,动态调整了工艺以得到所需的corner,量产时这一process被取消了?
发表于 2017-6-23 20:08:59 | 显示全部楼层
楼主可以学习下foundry process 和device modeling
 楼主| 发表于 2017-6-26 09:50:33 | 显示全部楼层
谢了!
顶上去看看有没有了解一点的。
发表于 2017-6-27 19:16:48 | 显示全部楼层
顶,学习学习
发表于 2023-4-4 09:37:51 | 显示全部楼层
请问这个问题有明确答案了吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:14 , Processed in 0.015712 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表