设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 有关版图比较LVL的问题

12 / 2 页

发新帖

楼主: yueluofenghen

[求助] 有关版图比较LVL的问题

楼主| 发表于 2017-6-16 10:10:53 | 显示全部楼层

回复 10# sunkiss0711

我试了去掉hier，结果符合预期了。但是runtime实在接受不了，我只做了3条rule，就比之前整个的runtime还长。。。。

回复支持反对

发表于 2017-6-17 10:17:53 | 显示全部楼层

回复 11# yueluofenghen

是去掉-hier还是在summary report中去掉HIER?

回复支持反对

楼主| 发表于 2017-6-19 10:46:27 | 显示全部楼层

回复 12# sunkiss0711

是去掉-hier

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 05:37 , Processed in 0.015451 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表